HETERO-JUNCTION BIPOLAR TRANSISTOR(HBT)

Patent Number:

JP8241896

Publication date:

1996-09-17

Inventor(s):

HONGO SADAHITO; MORITSUKA KOHEI

Applicant(s)::

TOSHIBA CORP

Requested Patent:

JP8241896

Application Number: JP19950045298 19950306

Priority Number(s):

IPC Classification:

H01L21/331; H01L29/73

EC Classification:

Equivalents:

Abstract

PURPOSE: To markadly improve a high-speed operating property and long term reliability by making a lattice constant of an emitter layer different from a lattice constant of a base layer by an amount within a particular range.

CONSTITUTION: In a hetero-junction bipolar transistor HBT comprising a structure in which a first conductivity type collector layer 23, a second conductivity type base layer 24, and a first conductivity type emitter layer 25, consisting of a semiconductor layer having a forbidden band width larger than that of the second conductivity type base layer 24, are laminated successively, the lattice constant of the emitter layer 24 is made different from the lattice constant of the base layer 24 by an amount within a range of 0.1-1%. Therefore, In composition in Inx Gn1-x P can improve the long term reliability as to energization by selecting it so that lattice matching with the base layer is not achieved. Also, because the In composition x can be selected so that it has a value deviated from the lattice matching value, the degree of design freedom for InGaP/GaAs HBT is increased.

Data supplied from the esp@cenet database - 12



. (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号

特開平8-241896

(43)公開日 平成8年(1996)9月17日

(51) Int.Cl.⁶

體別記号

庁内整理番号

FΙ

技術表示箇所

H01L 21/331

29/73

H01L 29/72

審査請求 未請求 請求項の数5 OL (全 10 頁)

(21)出顧番号

特別平7-45298

(71) 出頭人 000003078

株式会社東芝

(22)出願日

平成7年(1995)3月6日

神奈川県川崎市幸区堀川町72番地

(72) 発明者 本郷 禎人

神奈川県川崎市幸区小向東芝町1 株式会

社東芝研究開発センター内

(72)発明者 森塚 宏平

神奈川県川崎市幸区小向東芝町1 株式会

社東芝研究開発センター内


(74)代理人 弁理士 三好 秀和 (外3名)

(54)【発明の名称】 ヘテロ接合パイポーラトランジスタ (HBT)

(57)【要約】

【目的】 ヘテロ接合バイポーラトランジスタ(HB T) の長期信頼性の向上、オフセット電圧の低減あるい は髙周波特性の向上を目的とする。

【構成】 InGaP/GaAs系のHBTにおいてI nx Gal-x Pエミッタ層のInの組成xを、Inx G a_{1-x} Pの格子定数がInGaAsベース層あるいはG a Asベース層の格子定数よりわずかに小さな格子定数 あるいはわずかに大きな格子定数となるように選ぶこと により高い長期信頼性を得ると共に、さらにオフセット 電圧の低減、ウェハのそりの緩和、あるいは高周波特性 の改善をする。



【特許請求の範囲】

【請求項1】 第1導電型のコレクタ層と、第2導電型のベース層と、該ベース層よりも禁制帯幅の大きい半導体層からなる第1導電型のエミッタ層とが順次積層された構造を具備するヘテロ接合バイポーラトランジスタ(以下HBTという)において、該エミッタ層の格子定数の値と、該ベース層の格子定数の値とが、0.1~1%の範囲で互いに異なることを特徴とするHBT。

【請求項2】 前配エミッタ層の格子定数が、前配ベース層の格子定数に比して小さいことを特徴とする請求項 10 1 記載のHBT。

【請求項3】 前配エミッタ層の格子定数が、前配ベース層の格子定数に比して大きいことを特徴とする請求項 1記載のHBT。

【請求項4】 前記コレクタ層および前配ベース層はG aAsにより構成され、前記エミッタ層がInGaPで 構成されていることを特徴とする請求項1~3のいずれ かに記載のHBT。

【請求項5】 前記ペース層にInが含有されていることを特徴とする請求項4記載のHBT。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、超髙速LSI、超髙速・大容量光通信、マイクロ波帯からサブミリ波帯さらにはテラヘルツ帯での通信等に用いられるヘテロ接合バイポーラトランジスタ(以下HBTという)に関する。より詳細には、HBTの長寿命化・髙信頼性化・髙速化・髙効率化等の特性の改善に関する。

[0002]

【従来の技術】マイクロ波ICの分野ではSiバイポー 30 ラトランジスタに対して圧倒的な優位性を持つGaAsFETも、デジタルICではその集積規模が大きくなると、配線負荷容量等のために、必ずしも素子単体の性能を生かし切れなくなる。しかし、HBTの相互コンダクタンスgmは標準的なGaAsMESFETに比べ、10~20倍も大きい。したがって、この電流駆動能力の高さと、IIIV族化合物半導体が備えている優れた電子輸送特性からもたらされる高速性が、HBTの開発のひとつの原動力となっているといえる。すなわち、HB*

Eg = 2, 854 - 1, 720x + 0, $6043x^2$ (1)

と表わされる(たとえばC. P. Kuo et al., J. Appl. P hys. 57 (1985) 5428 頁を参照)とされるが、 $I n_X G a_{1-X}$ Pエミッタ層は組成x=0. 48においてのみG a A s ベース層に格子整合する。したがって $I n_X$ G a 1-X P/G a A s 系のHBTの設計の自由度は特定の組成xに限定されるため極めて小さいものであった。そしてこの場合、エミッタ $I n_X$ G a_{1-X} P層の伝導帯と、ベース G a A s 層の伝導帯とのバンド不連続は約0. 2 e Vも存在する(たとえばT. W. Lee et. al., Appl. P hys. Lett. 60 (1992) 474頁を参照)。このため、電流

*Tの特長は、

- (1) 相互コンダクタンスgmが高いこと。
- (2) しきい値がベースのバンドギャップでほぼ決まるのでエピ厚やドーピング密度に対して安定である。

2

- (3) 電流制御がベースのポテンシャルによるので、FE Tにおけるいわゆる短チャネル効果に相当するようなスケールダウンにともなう特性劣化がない。
- (4) 入力/出力分離が良いため、出力コンダクタンスが 十分に小さい。
- 10 (5) 素子表面の影響が少ないため1/fノイズが小さい。

【0003】などである。現在までこのHBT構造でもっとも成功しているのは、 Al_X Ga_{1-X} As EGa As EGa EGa

20 [0004]

【発明が解決しようとする課題】しかし、Alx Gal-x Asをエミッタ材料として用いた場合、Alx Gal-x As中に存在するDXセンターが起因となり、素子の劣化を促進してしまう問題がある。長期信頼性を考えた場合、Alを含まない材料が望まれており、近年、Inx Gal-x Pをエミッタ材料として用いたHBTが各所で発表されている。この系は、DXセンターが存在せず、表面再結合速度が小さい、またバンドの配置がHBTにとって好ましい、等の利点があるとされているためである。

【0005】しかし、 $A1_X$ Ga_{1-x} As/Ga_As では、 $A1_X$ Ga_{1-x} As と Ga_As は格子整合しているため、伝導帯のエネルギー不連続値を変化させるためには、A1 の組成x を変えて $A1_X$ Ga_{1-x} As の禁制帯幅を変えれば良かった。ところが、 $InGa_P$ 系の場合、 In_X Ga_{1-x} P と Ga_As はある組成比のみで格子整合する。したがって、事情は複雑になる。たとえば In_X Ga_{1-x} P の禁制帯幅はIn の組成をx として

-電圧特性においてオフセット電圧として現れてしまうが、格子整合の観点からバンド不連続値を小さくできない問題があった。

【0006】一方、この組成×においては、エミッタからベースへの電子の注入エネルギーの観点からすれば、0.2 e Vというバンド不連続の値は小さく、したがって注入エネルギーは必ずしも大きくないが、格子整合の都合上、バンド不連続値を大きくできないという問題があった。このため従来のInGaP/GaAs系のHBTが高速動作できないという欠点があった。この電子の

. 注入エネルギーについてもう少し詳しく説明すれば、以 下のようになる。 つまり、HBTの遮断周波数 f ⊤ は、 電子のエミッタ・コレクタ走行時間 tecを用いて $f_T = 1/2 \pi \tau_{ec}$ (2) と表わされる。電子のエミッタ・コレクタ走行時間τec

 $\tau_{\rm ec} = \tau_{\rm e} + \tau_{\rm b} + \tau_{\rm x} + \tau_{\rm c} \quad \cdots \quad (3)$ である。ここで、 τ_e はエミッタ充電時間、 τ_b はベー ス走行時間、 て x はコレクタ空乏層走行時間、 て c はコ レクタ充電時間である。式(2),および式(3)より HBTの遮断周波数fT 向上のためには、ベース走行時 間でhの短縮は重要であり、エミッタからペースへの電 子の注入エネルギーを大きくすることが効果的であるこ とがわかる。そこで、エミッタ・ペース界面における伝 導帯のエネルギー不連続を大きくしたいが、Inx Ga 1-x P/G a A s ヘテロ接合の場合は格子整合しなくな ってしまうのでできないため従来のInGaP/GaA s系HBTは設計の自由度が小さく、髙周波動作が困難 であるという問題があった。

【0007】さらに従来のInGaP/GaAs系HB Tでは長期に通電試験を行った際に、ベース層中で発生 した転位が増殖し、これがエミッタ層にまで転位を及ぼ し、その結果、再結合電流が増加し、電流増幅率の低下 を引き起こすため、長期信頼性が保証されていないとい う問題があった。たとえば従来のInGaP/GaAs 系HBTにおけるコレクタ電流密度 $J_c = 5 \times 10^4 A$ /cm² ,接合温度200℃における平均故障間隔MTT F (Mean Time to Failure) は、 電流増幅率10%低下を故障とみなすと10⁶ h程度で あった。

【0008】以上のように、格子整合上の制約があるた め高速動作特性、長期信頼性に優れ、なおかつオフセッ ト電圧の小さい InGaP/GaAs系HBT、あるい は電子の注入エネルギーの大きいInGaP/GaAs 系HBTは、未だに得られていない。

【0009】本発明は、上配の点を鑑みなされたもの で、高速動作性と長期信頼性を飛躍的に向上させ、しか も、エミッタ層のInの組成xをある程度自由に変化で き、設計の自由度の大きい Inx Gal-x P/GaAs **系HBTを提供することを目的とする。**

【0010】本発明の他の目的は、Inx Gal-x P/ GaAs系HBTの設計の自由度を大きくし、オフセッ ト電圧の小さい低消費電力のHBTも、電子の注入エネ*

 $dE_C = a_C (\Delta \Omega / \Omega)$

ここで、ac は伝導帯の変形ポテンシャル(deformatio n potential) である。歪みによる体積の変化率ΔΩ/※

 $\Delta\Omega/\Omega=2 (1-c_{12}/c_{11}) \cdot (a_0/a-1) \cdots (5)$

と書ける。ここで、 c12、 c11は弾性力定数 (elastic stiffness constant)、ao は基板の格子定数、aはエ ピタキシャル層の格子定数である。式(4)および式

*ルギーの大きい高速動作用のHBTも自由に設計できる HBTを提供することである。

【0011】本発明の他の目的はInx Gal-x P/G aAsヘテロ接合,あるいはInxGal-x P/InG a As 等の格子整合する組成xの値が限定されているへ テロ接合においてこの格子整合する組成Xの範囲を超え て、所定の範囲内で自由に接合界面のエネルギー不連続 値を変化、すなわち大きくすることも小さくすることも 可能な設計の自由度の大きなHBTを提供することであ **న**.

[0012]

【課題を解決するための手段】上記課題を解決するため に、本発明の特徴は図1および図5に示すように、第1 導電型のコレクタ層23と、第2導電型のベース層24 と、ベース層24よりも禁制帯幅Eg の大きい半導体層 からなる第1導電型のエミッタ層25,45とが順次積 層された構造を具備するHBTであって、エミッタ層2 4,45の格子定数が、ベース層24の格子定数に対 し、0.1~1%の範囲で異なることである。

【0013】0.1~1%の範囲で異なる場合は2通り ある。つまり、(1) 図1に示すように、エミッタ層25 の格子定数が、ベース層24の格子定数に比して小さい 場合、および、(2) 図5に示すように、エミッタ層45 の格子定数が、ベース層24の格子定数に比して大きい 場合である。 いずれの場合においても、 好ましくはコレ クタ層23およびベース層24はGaAsにより構成さ れ、エミッタ層25,45がInGaPで構成されてい ることである。さらに、好ましくはベース層24にIn が含有されていること、つまりベース層24はInGa Asで構成されていることである。

[0014]

【作用】本発明の特徴によれば、エミッタ層のInGa P層の格子定数がベース層のG a A s 層或いは I n G a As層の格子定数から少しずれた値になるように、In とG a の組成比を決定されている。まず、ベース層がG aAsにより構成されている場合について説明する。こ の場合、InGaPエミッタ層にわずかな歪みを導入す ることによって、GaAsベース層とのバンドの不連続 を低減する。歪みが入った場合の伝導帯のエネルギー変 化dEcは、以下のように記述できる(たとえば、Y.H irayama et al., J. Appl. Phys. 74 (1993) 570を参 照)。

[0015]

..... (4)

※Ωは、

(5) を基にして、歪みが入った InGa Pにおける伝 導帯のエネルギー変化は求められる。任意の組成比×を 50 持つ I n_x G a_{1-x} Pに対する上記パラメータは、ベガ ード則 (Vegard's law) に従って、InPとGaPのパラメータを組成比xで内挿して算出すればよい。

【0016】ここで、GaAsに対してInx Ga1-x Pの組成x=0.48で格子整合するが、請求項3記載 のように Inx Gal-x Pの格子定数がGaAsの格子 定数より大きい場合を考えてみる。たとえばエミッタ層 のIn組成比がx=0.55の場合、Inx Gai-x P とG a A s とは格子整合せず、この場合の格子不整合の 割合Δa/a=+0.48%である。このとき、InG a Pには圧縮応力が働いている。上配の式(4)および 10 (5) による計算から、歪みがない In Ga Pに対する ときに比べて、伝導帯のエネルギーが53.5meV上 昇することが分かる。 InGaPの禁制帯幅の変化は、 GaAsに格子整合している場合より、77me V減少 する。今、その半分が伝導帯のエネルギー位置に寄与す ると考えると、38.5meVの減少である。結局、伝 導帯のエネルギー不連続は、差し引きの15me V大き くなる。同様にx=0.53の場合、伝導帯のエネルギ ーは差し引き9meV大きくなる。またx=0.53に おける $\Delta a/a=+0$. 33%である。その結果、エミ ッタからベースに注入される電子のエネルギーが大きく なり、ベース走行時間でb の短縮ができる。

【0017】また、このようにIn組成比をより大きくした構成にすることにより、転位の増殖が抑制され、エミッタの信頼性が大きく向上する。また、Inx Gal-x PにおけるIn組成xを大きくし、圧縮歪みを導入することにより、エミッタ・ベース界面における伝導帯のエネルギー不連続が大きくなり、高周波特性が向上する。

【0018】同様にして、請求項4記載のように In_X Ga_{1-X} Pの格子定数が、GaAs の格子定数よりも小さい場合、たとえばIn 組成比x=0. 44では $\Delta a/a=-0$. 33%で、伝導帯のエネルギー不連続は13 me V小さくなる。x=0. 42では $\Delta a/a=-0$. 48%で、伝導帯のエネルギー不連続は16me V小さくなる。その結果、電流一電圧特性におけるオフセット電圧が低下し、低消費電力化が可能となる。

【0019】次に、請求項5記載のように、ベース層に Inを添加した場合について説明する。ベース層への Inの添加量は組成にして0~0.1程度が望ましい。た 40 とえば、組成比にして0.1の Inを添加したp-In0.1 Ga0.9 Asベース層上に、 $n-In_X$ Ga1- $_X$ Pエミッタ層を成長した場合においては、 In_X Ga1- $_X$ Pの組成 $_X$ =0.58で格子整合する。このときの In0.1 Ga0.9 Asの格子定数 $_X$ =0.5694 nmで、禁制帯幅 $_X$ =1.278 e $_X$ =278 e $_X$ =378 c $_X$ =378 c

6

のとき、Inx Ga1-x Pには引っ張り応力が働いている。前述と同様に(4)式、(5)式による伝導帯のエネルギーの下降分、およびInx Ga1-x Pの禁制帯幅の増加分との差し引きをして、歪みがないときに比べて、伝導帯のエネルギー不連続が21me V低下することが計算される。またIn組成x=0.53ではΔa/a=-0.38%でInx Ga1-x Pには引っ張り応力が働き、伝導帯のエネルギー不連続は15me V低下する。したがって請求項5記載の本発明の特徴によれば、エミッタ・ベース界面における伝導帯の不連続が低減され、その結果、電流一電圧特性において、オフセット電圧が低下する。さらに本発明の特徴によれば、ベース層にInを添加しているので、通電により発生した転位の増殖を妨げ、素子の信頼性が向上する。

【0020】同時に、GaAs基板に対して、InGaAsベース層は圧縮応力が働いているが、エミッタ層として、引っ張り応力が働くInxGal-xP層(Inの組成比xを少なめにして)を積層しているので、ウェハ全体の応力を相殺し、ウェハのそりが緩和される。従来のInGaAsベース層を用いたウェハのそりは、2インチウェハにおいて中心と周辺で10μm程度も発生する場合がありプロセス上、特に露光の工程では微細パターンの形成に対して、非常に大きな障害となっていたが、本発明によれば、4インチウェハにおいても露光に障害が生じないまでにウェハのそりが緩和され、微細パターンのフォトリソグラフィー(あるいは電子線リソグラフィー、X線リソグラフィー)が容易となるため、HBT集積回路の高密度化およびHBTの高速化が可能となる。

【0021】なお、熱伝導率はGaPでは1.1(W/cm・K)、InPでは0.7(W/cm・K)である。したがって、格子整合したInGaPに比べて、本発明のようにInの組成比を少なくした系では、熱伝導率が大きく、熱放散が良好であるので、高集積化が良好となる。すなわち単位面積当りの発熱量を低下できる。また熱放散が良好であることは、パワートランジスタとして用いる場合にも大いに有利である。

【0022】また、請求項5記載のベースにInを添加した場合において、エミッタのInの組成xを格子整合する場合の値よりも大きくした場合について説明する。ベースのIn $_X$ Ga_{1-x} AsoIno組成x=0. 1の場合、エミッタのIn $_X$ Ga_{1-x} Po組成x=0. 58でベースのIn $_0$ 1 $Ga_{0.9}$ As と格子整合することは既に述べたが、In $_X$ Ga_{1-x} Po組成x=0. 65で $\Delta a/a=+0$. 51%となり、圧縮応力がIn $_X$ Ga_{1-x} Pに働くことになる。禁制帯幅Egの減少分を差し引くと、(4)式。(5)式から伝導帯のエネルギー不連続は24me V増加する。同様にIn $_0$.63 Ga_0 .37PはIn $_0$.1 Ga_0 .9 Asに対して $\Delta a/a=+0$. 36%で、伝導帯のエネルギー不連続は16me V増加す

る。この結果 $I n_X G a_{1-X} P$ エミッタから $I n_X G a_{1-X} A s$ ベースに注入される電子のエネルギーが大きくなり、ベース走行時間 τ_b が短縮され、HBTの遮断周波数 f_T が増大する。

【0023】本発明のInGaP/GaAs系HBTにおいて、InGaPエミッタ層に格子歪みを導入することによる素子の信頼性向上は図8に示すようなゲッタリング現象と等価な効果により説明できる。Siデバイスではゲッタリング効果はかなり一般的に用いられているが、InGaP/GaAs系HBTにおいてもSiにおけるゲッタリング現象と等価な効果が生じる。図8に模式的に示している通り、引っ張り歪みにせよ、圧縮歪みにせよInGaPエミッタ層に歪みを導入することにより、トランジスタ真性領域に発生した点欠陥を、歪みにより外部領域に排出することができる。その結果、欠陥をトランジスタ動作に対して不活性な領域に排出し、トランジスタ動作の信頼性向上を図ることができる。

【0024】図9に本発明によるゲッタリング効果が素子の信頼性に対して与える効果を模式的に示す。図9において、y軸は素子に内在するエネルギーに相当する量 20である。図9の原点が格子整合の場合である。したがって、y軸の下方向に信頼性が向上することを表わしている。図9で示すように、ゲッタリングにより、結晶歪みが入る程、信頼性向上への寄与が増加する。逆に、結晶歪みによる欠陥の生成が及ぼす逆効果と併せて考えると、図9に示すように、格子整合条件からわずかにずれた条件において、エネルギーの極小値が現れる。本発明は、この極小部分を狙ったものである。

【0025】このように、本発明によれば、信頼性を向上させることができると同時にInx Gal-x Pの組成 30 xを格子整合する場合の値より小さくした場合は、素子のオフセット電圧の低減も同時に図ることができ、低消費電力化が可能となる。したがってHBTを用いた論理IC等の高集積化が可能となる。また、プロセス上、大きな障害となるウェハのそりも解決できる。

【0026】また In_X Ga_{1-X} PO組成x を格子整合する場合の値より大きくした場合は、ベース走行時間 τ b が短縮され、高周波動作が可能となる。

[0027]

【実施例】図1は、本発明の一実施例に係るGaAs べ 40 ース層を有するエミッタトップnpn型HBTの断面図である。半絶縁性GaAs基板21に順次、n+型GaAsコレクタース層と2、n型GaAsコレクタ層23、p+型GaAsペース層24、n型In0.44Ga0.56Pエミッタ層25、n型GaAs層26、n型Iny Ga1-y As層27、n+型In0.5 Ga0.5 Asエミッタコンタクト層29が積層構造となっている。ここでたとえば、n+型GaAsコレクタコンタクト層22は500nm、Si濃度6×1018cm-3、n型GaAsコレクタ層600nm、Si濃度5×1016c50

m⁻³、p⁺ 型GaAsベース層24は50nm、Be濃度5×10¹⁹cm⁻³、n型In_{0.44}Ga_{0.56}Pエミッタ層25は30nm、Si濃度1×10¹⁸cm⁻³、n型GaAs26は30nm、Si濃度1×10¹⁸cm⁻³、n型Iny Ga_{1-y} As層27は50nm、Si濃度3×10¹⁹cm⁻³、n型In_{0.5} Ga_{0.5} Asエミッタコンタクト層29は50nm、Si濃度3×10¹⁹cm⁻³である。図1では、エミッタ電極31としてTi/Pt/Auをn⁺型In_{0.5} Ga_{0.5} Asエミッタコンタクト層28の上に、ベース電極としてPt/Ti/Pt/Auをp⁺型GaAsベース層24の上へ、コレクタ電極としてAuGe/Ni/Ti/Auをn⁺型GaAsコレクタコンタクト層22の上にそれぞれ積層した構造をとっている。

【0028】図1に示したHBTを製造するにはまず、 減圧MOCVD法、MBE法、CBE法 (Chemical Bea m Epitaxy 法)、ALE法 (Atomic Layer Epitaxy 法), あるいはMLE法 (Molecular Layer Epitaxy 法) 等を用いて、図2に示すように、GaAs基板21 上に、GaAs層22,23、24、InGaP層2 5、GaAs層26、InGaAs層27, 28を形成 する。例えばCBE法で成長する場合、圧力1.3×1 0-3Paにおいて、基板温度520℃で、TEG(トリ エチルガリウム) とAsH3 (アルシン) を導入しGa As層22, 23, 24を成長し、、TEG、TMIn (トリメチルインジウム) とPH3 (フォスフィン) で InGaP層25、再びTEGとAsH3でGaAs層 26を成長し、最後にTEG、TMInとAs H3 で I nGaAs層27,28を同一チャンバー中で連続的に 成長すればよい。AsH3 のかわりにTBA(ターシャ リー・ブチル・アルシン ((C4 Hg) As H2)) を 用いてもよく、PH3 のかわりにTBP(ターシャリー ・ブチル・フォスフィン((C4 H9) P H2)) を用 いてもよい。p型のドーパントとしてはたとえば、TM G(トリメチルガリウム)や固体のBeソースを用いれ ばよい。n型のドーパントとしては固体スズ(Sn), SiH4 (モノシラン)、Si2 H6 (ジシラン)、T ESn (トリエチルスズ), あるいはDESe (ジエチ ルセレン)、DETe(ジエチルテルル)等を用いれば よい。またCBE法に用いるソースガスを交互導入し、 半導体基板上の交換表面反応を用いればMLE法とな る。たとえば基板温度350℃~450℃、圧力6×1 0⁻⁴PaにおいてTEGを4秒導入、3秒真空排気、A s H3 を20秒導入、その後3秒真空排気のガス導入1 サイクルでGaAs1分子層が成長できるので、MLE 法によれば図2の積層ウェハは分子層単位の精度を有し た構造となる。

【0029】次に全面にパッシベーション膜としてシリコン酸化膜を堆積する。まず、最初にプロントンイオン 50 注入により素子間分離領域35を形成する。さらに、こ のウェハ上にフォトレジストでペース電極取り出し用の U溝エッチングのためのマスクパターンを形成し、それ を用いてシリコン酸化膜をエッチング後、InGaAs 層28, 27、GaAs層26、およびInGaP層2 5をRIE法あるいはECRイオンエッチ法によりp+ GaAsベース層24の上部にnIn0.44Ga0.56Pエ ミッタ層25が薄く残るようにエッチングしU溝を形成 する。この後フォトレジストマスクをつけた状態でさら にウェットエッチングによってU溝の側壁の半導体層を 僅かにサイドエッチングする。このサイドエッチングの 量でベース電極とエミッタ領域の分離が決まる。サイド エッチング量の最適値はエピ膜の構成や膜質あるいはパ ターンサイズその他に依存するが、たとえば0. 1μm 程度行えばよい。 ここでは主なエッチング手段としてド ライエッチングを用いたが、ウェットエッチングのみで も可能である。続いてベース電極Pt/Ti/Pt/A uをウェハ全面に蒸着し、その後フォトレジストを除去 する、いわゆるリフトオフ法によってペース電極32を U溝の底部に形成する。その後ランプアニール炉等で3 50℃程度の熱処理を施し、ベース電極層32の最下層 のPtをn I no.44G a 0.56Pエミッタ層 25と反応拡 散させp⁺型GaAs層24まで突き抜けさせることに より、p⁺型GaAsベース層24との電気的接触を得 ている。図1は模式的であり、ベース電極層32がベー ス層に接触していないような印象を与えるが、Ptのア ロイ層により接触していることに注意されたい。この様 な製造工程により、ベース領域は、ガードリングを併せ 持つ構造となり、電流増幅率の向上を得ることができ る。次に、ベース電極とエミッタ電極の絶縁層を形成す るため、基板表面全体にポリイミド樹脂のプレポリマー 30 溶液をスピンコート法により塗布し、このポリイミド樹 脂の熱硬化温度(350℃)まで段階的に加熱して全面 にポリイミド樹脂34を形成する。次にCF4 /O2 を 用いたRIE法等によりし、U溝内のベース電極32上 のみにポリイミド樹脂34を残すように全面のポリイミ ド樹脂34をエッチングする。その後n+型GaAsコ レクタコンタクト層22をウェットエッチングによって 露出させAuGe/Ni/Ti/Auを蒸着後、パター ニングし、さらに370℃程度の熱処理によりアロイを 行う。その後フォトリソグラフィにより図1に示すよう にパターニングし、コレクタ電極33を形成する。その 後シリコン酸化膜を除去後、Ti/Pt/Auを真空蒸 着し、エミッタ電極31を形成する。この工程ではエミ ッタ電極形成用のコンタクトホール開孔は自己整合的に 形成され、エミッタ面積の小面積化が可能で、高周波動 作に適した構造となる。なお、p+型GaAsベース層 24のかわりに p⁺ 型 I n_x G a_{1-x} A s ベース層を用 いてもよい。この場合p⁺型In0.1 Ga0.9 Asが望 ましい。すなわち I nの組成xは0~0. 1が好ましい 値である。InGaAsペースとすることで、通電によ

り発生した転位の増殖が妨げさらに素子の信頼性が向上 する。また、ベース接触抵抗も低減され最大発振周波 f

10

max が向上する。

【0030】 In_X Ga_{1-X} Pは In組成x=0. 48 ${\it CGaAs}$ ${\it CAS}$ ${\it$

【0031】図3にこのようにして作製した本発明の第 1の実施例に係るHBTの典型的な電流-電圧特性を示 す。比較として従来例によるG a A s に完全に格子整合 したInGaPエミッタ層を持つHBTの特性もあわせ て示してある。本発明の第1の実施例では、従来例に比 べて、オフセット電圧が小さくなっていることがわか る。また、通電による電流増幅率の低下も見られず、長 期信頼性の面でも優れている。 図4には、信頼性を示す 尺度である平均故障間隔MTTFを格子歪みに対して、 プロットしてある。コレクタ電流密度 $J_c = 5 \times 10^4$ A/cm²,接合温度200℃において、電流増幅率10 %を故障とみなした場合である。ベース層の格子定数に 対して、エミッタ層の格子定数が小さくなると徐々にM TTFは向上する。格子歪みΔa/aが1%を越える と、格子不整合が大きすぎ、結晶成長の段階でエミッタ 層に転位が生じてしまい、却ってMTTFは低下する。 格子歪 $\Delta a/a=0$. 5%近傍では $MTTFは10^7 h$ 程度であり、従来の格子整合したHBTにおけるMTT Fの10倍以上の値が得られた。

【0032】図5は、本発明の第2の実施例に係るIn GaAsベース層を有するエミッタトップnpn型HB Tの断面図であり、エミッタ層の格子定数をベース層の格子定数より大きくした場合である。半絶縁性GaAs 基板21に順次、n+型GaAsコレクタコンタクト層22、n型GaAsコレクタ層23、p+型InGaAsベース層24、n型In0.65Ga0.35Pエミッタ層25、n型GaAs層26、n型Iny Ga1-y As層27、n+型In0.5 Ga0.5 Asエミッタコンタクト層29が積層構造となっている。ここでたとえば、n+型GaAsコレクタコンタクト層22は500nm、Si濃度6×1018cm-3、n型GaAsコレクタ層600nm、Si濃度5×1016cm-3、p+型In0.1 Ga0.9 Asベース層24は50nm、Be濃度5×1019cm-3、n型In0.65Ga0.35Asエミッタ層25は3

12

Onm、Si濃度1×10¹⁸cm⁻³、n型GaAs26 は30nm、Si濃度3×10¹⁹cm⁻³、n型Iny G a_{1-y} As層27は50nm、Si濃度3×10¹⁹cm ⁻³、n⁺型In_{0.5} Ga_{0.5} Asエミッタコンタクト層 29は50nm、Si濃度3×10¹⁹cm⁻³である。

【0033】図5は図1と同様にエミッタ電極31としてTi/Pt/Auをn⁺型In0.5 Ga0.5 Asエミッタコンタクト層28の上に、ベース電極としてPt/Ti/Pt/Auをp⁺型In0.1 Ga0.9 Asベース層24の上へ、コレクタ電極としてAuGe/Ni/Ti/Auをn⁺型GaAsコレクタコンタクト層22の上にそれぞれ積層した構造をとっている。図5に示した本発明の第2の実施例のHBTを製造するには、減圧MOCVD法、MBE法、CBE法、ALE法、あるいはMLE法等を用いて、図2に示すように、GaAs基板21上に、GaAs層22、23、InGaAs層24、InGaP層25、GaAs層26、InGaAs層27、28を形成して、本発明の第1の実施例と同様な工程で製造すればよく、ここでは説明を省略する。

【0035】図6にこのようにして作製した本発明の第 2の実施によるHBTの典型的な周波数特性を示す。比 較として従来例によるG a A s に完全に格子整合した I nGaPエミッタ層を持つHBTの特性もあわせて示し てある。ベース走行時間でbが短縮されたため、従来例 に比べて遮断周波数fT が向上していることが分かる。 また、通電による電流増幅率の低下も見られず、長期信 賴性の面でも優れている。図7には、信頼性を示す尺度 であるMTTFを格子歪み Aa/aに対して、プロット してある。ベース層の格子定数に対して、エミッタ層の 格子定数が大きくなると徐々にMTTFは向上する。格 子歪みΔa/aが1%を越えると、格子不整合が大きす ぎ、結晶成長の段階でエミッタ層に転位が生じてしま い、却ってMTTFは低下する。コレクタ電流密度Jc = 5×10⁴ A/cm²,接合温度200℃で、MTT Fは10⁷ hの値が格子歪0. 5%近傍で得られた。 【0036】なお、本発明はInGaPエミッタ層/G

【0036】なお、本発明はInGaPエミッタ層/G aAsベース層あるいはInGaPエミッタ層/InG aAsベース層にのみ適用されるのではなく、エミッタ 層としてInGaP、又はInGaAsP、ベース層と してGaAsあるいはInGaAsを用いる各種組み合 50

わせに用いてもよく、さらにエミッタ層として InP, ベース層として InGaAs を用いる場合にも適用できる。

[0037]

【発明の効果】本発明の請求項1記載の発明によれば、InGaPエミッタ層/GaAsベース層あるいはInGaPエミッタ層/InGaAsベース層等のヘテロ接合を有するHBTにおいて、InxGal-xPのInの組成xを、ベース層と格子整合させないように所定の範囲内に選ぶことにより、通電による長期信頼性を向上させることが可能とすることができる。

【0038】また、本発明の請求項1 記載の発明によれば従来の I_{n_X} $G_{a_{1-x}}$ P/G_{a_A} A_s $A_$

【0039】本発明の請求項2記載の発明によれば、InGaPエミッタ層/GaAsベース層あるいはInGaPエミッタ層/InGaAsベース層を有するHBTにおいて、InxGal-xPのInの組成xを、InxGal-xPの格子定数がベース層の格子定数よりエミッタ層の格子定数が小さくなるような所定の範囲内のxの値に選ぶことができるので、電流一電圧特性におけるオフセット電圧を低減し、通電による長期信頼性を向上させ、なおかつウェハのそりも緩和させることが可能となる。

【0040】本発明の請求項3記載の発明によれば、InGaP エミッタ層/GaAs ベース層(あるいはInGaAs ベース層)を有するHBT において、 In_XGa_{1-X} PにおけるIn 組成X を、 In_XGa_{1-X} Pの格子定数がベース層と格子整合する条件よりも大きくなる所定の範囲内の値に選定することができるので、エミッタ・ベース界面における伝導帯の不連続を大きくし、電子の注入エネルギーを大きくすることができる。その結果高周波特性を向上させ、同時に、通電による長期信頼性を向上させることができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例のHBTの断面構造を示す図。

【図2】本発明の第1の実施例に用いるエピタキシャル ウェハの断面図。

【図3】本発明の第1の実施例のHBTの電流ー電圧特性を従来例と比較説明する図。

【図4】本発明の第1の実施例における格子歪みと素子の信頼性の関係を示す図。

【図5】本発明の第2の実施例のHBTの構造を示す断面図。

【図6】本発明の第2の実施例のHBTの髙周波特性を 従来例と比較説明する図。 【図7】本発明の第2の実施例における格子歪みが素子の信頼性に与える効果を説明する図。

【図8】ゲッタリング効果を説明する模式図。

【図9】ゲッタリング効果と歪みによる影響を説明する 図

【符号の説明】

- 21 半絶縁性GaAs基板
- 22 n⁺ 型GaAsコレクタコンタクト層
- 23 n型GaAsコレクタ層
- 24 p⁺型GaAsベース層
- 25 n型In0.44Ga0.56Pエミッタ層

【図1】

28 27 26 25 24 23 22 21

26 n型GaAs層

27 n+型Iny Gal-y Asグレーディング層


14

28 n⁺型In0.5 Ga0.5 Asエミッタコンタクト


層


- 31 エミッタ電極
- 32 ベース電極
- 33 コレクタ電極
- 34 ポリイミド
- 35 イオン注入等による高抵抗化領域
- 10 45 n型In0.65Ga0.35Pエミッタ層


[図2]




[図7]









【図5】



【図6】



[図9]



[図8]

